Devido a um problema no software Quartus® Prime e no SDK Intel® FPGA para OpenCL™ versão 14.1 e posterior para a plataforma soC Cyclone V, ao integrar um módulo RTL personalizado no design OpenCL, a compilação pode falhar com a plataforma soC Cyclone® V apenas para erro abaixo:-
Erro do compilador: chamada de função não-recognizada: acl.external.iowr.i1.si32.p4si32
Este problema foi corrigido no software Quartus® Prime e Intel® FPGA SDK para OpenCL™ versão 17.0 para a plataforma soC Cyclone V.
Como solução alternativa, o usuário pode abrir o arquivo cyclonev_tsm.xml e adicionar o código abaixo, este código também está disponível na plataforma Stratix® V.