ID do artigo: 000086298 Tipo de conteúdo: Solução de problemas Última revisão: 19/02/2019

Por que o SmartVID é mostrado como uma opção de VCCL_HPS para o sistema de processador rígido Intel® Stratix® 10 FPGA IP em Intel® Stratix® 10 dispositivos SoC de baixa potência?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 18.1, a GUI do editor de parâmetros IP mostra incorretamente a opção SmartVID para VCCL_HPS no sistema de processador rígido Intel® Stratix® 10 FPGA IP ->Internal Clocks e clocks de saída ->VCCL_HPS Value. O Intel® Stratix® SoC 10 de baixa potência (-L) não é compatível com o SmartVID.

    Resolução

    Para resolver o problema, selecione a opção 0,9V ou 0,94V no sistema de processador rígido Intel® Stratix® 10 FPGA IP -> de clocks internos e clocks de saída ->VCCL_HPS valor, ao usar o dispositivo de baixa potência soC Intel® Stratix® 10 SoC.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.