ID do artigo: 000086298 Tipo de conteúdo: Solução de problemas Última revisão: 19/02/2019

Por que o SmartVID é exibido como uma opção VCCL_HPS para o Hard Processor System Stratix® 10 FPGA IP em Stratix® dispositivos de baixa potência SoC 10?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 18.1 do Software Quartus® Prime Pro Edition, a GUI do editor de parâmetro IP mostra incorretamente a opção SmartVID para VCCL_HPS no Hard Processor System Stratix® 10 FPGA IP ->Internal Clocks and Output Clocks ->VCCL_HPS Value. O dispositivo de baixo consumo de energia SoC Stratix® 10 não suporta SmartVID.

Resolução

Para solucionar o problema, selecione 0,9 V ou 0,94 V no Hard Processor System Stratix® 10 FPGA IP -> clocks internos e clocks de saída - >VCCL_HPS de valor, ao usar o dispositivo de baixo consumo de energia SoC Stratix® 10.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.