ID do artigo: 000086308 Tipo de conteúdo: Solução de problemas Última revisão: 27/05/2014

O parâmetro "rstctrl_tx_lc_pll_rstb_select" da instância "stratixv_hssi_gen3_pcie_hip" tem valor ilegal "ch4_10_sel" atribuído a ele. Os possíveis valores de parâmetro são: "NOT_ACTIVE", "CH4_OUT", "CH4_10_OUT", "CH1_OUT", "CH7_OUT".

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Este erro pode ocorrer se o parâmetro force_hrc=1 for definido no arquivo hard IP(HIP) para a variante PCI Express®. Normalmente, isso ocorre se você estiver mudando de uma variante da 2ª geração para a 3ª Geração e teve que forçar o design da 2ª Geração a ser um HIP autônomo ou configuração via protocolo (CvP). As implementações da 3ª Geração suportam apenas o controlador de reinicialização suave, enquanto o design da 2ª Geração pode suportar o controlador de hard reset para designs HIP ou CvP autônomos.
Resolução

Defina force_hrc=0 e regenere sua variante usando o editor de parâmetros.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Stratix® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.