ID do artigo: 000086317 Tipo de conteúdo: Documentação e informações do produto Última revisão: 11/09/2012

Como a FPGA lateral afeta o comportamento da função RapidIO MegaCore ao receber pacotes da interconexão RapidIO?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Na função RapidIO® MegaCore® IP, a camada de transporte tem um buffer raso. Este buffer está lá principalmente para armazenar todos os pacotes de entrada enquanto eles estão sendo encaminhados para uma das camadas lógicas no núcleo (por exemplo, módulo escravo de E/S Avalon®-MM, módulo mestre de E/S Avalon-MM, interface Avalon-ST).  Além disso, nem a camada de transporte nem os módulos de camada física possuem mecanismos para permitir que os pacotes ignorem um ao outro. Assim, é possível que, se um módulo de camada lógica não for capaz de esvaziar pacotes da camada de transporte rápido o suficiente, fazendo com que um de seus pacotes seja parado no módulo de camada de transporte, isso fará com que todos os pacotes faça backup na camada Física até que a camada de Transporte seja capaz de limpar seu pacote atual.  À medida que o buffer na camada física for preenchendo, as recuperações serão emitidas para pacotes recebidos de acordo com os níveis de Limite de Prioridade definidos nas configurações do núcleo.

Por exemplo, suponha que haja um componente de memória conectado ao módulo mestre de E/S Avalon-MM que tenha tempos de acesso muito lentos ou, devido à arbitragem, o módulo mestre de E/S Avalon-MM recebeu uma solicitação de espera da malha de interconexão do sistema até que outro mestre Avalon-MM complete sua transação com um componente compartilhado.  Como resultado, o módulo mestre de E/S Avalon-MM atingiu o limite do número de solicitações simultâneas que ele pode processar e, portanto, não pode receber mais pacotes de solicitação. Se o próximo pacote for outra solicitação dirigida ao módulo mestre de E/S Avalon-MM, ele ficará parado na camada de Transporte. Se outro pacote direcionado à interface de passagem Avalon-ST for recebido posteriormente, este pacote deve permanecer no buffer de camada física até que o pacote de solicitação na camada de transporte seja limpo. Como o buffer de camada física usa uma única fila de entrada e de primeira geração para armazenar todos os pacotes recebidos, então todos os pacotes recebidos após o pacote direcionado à interface de passagem Avalon-ST permanecerão na camada Física possivelmente fazendo com que sua fila seja preenchida.

Neste ponto, as configurações do núcleo do Limite de Prioridade na camada Física determinarão se aceitarão novos pacotes no buffer do receptor ou para emitir reenviações.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.