ID do artigo: 000086338 Tipo de conteúdo: Mensagens de erro Última revisão: 21/06/2017

Erro interno: subsistema: VPR20KMAIN, Arquivo: /quartus/fitter/vpr20k/vpr_common/place_constraints.c, Linha: 879

Ambiente

    Intel® Quartus® Prime Standard Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Quartus® Prime Standard Edition versão 17.0 e anterior, você pode ver este erro interno se o seu projeto contiver regiões de reconfiguração parcial e você violar as regras de promoção global, definidas na Tabela 4-2 do capítulo do manual de planejamento de projeto para reconfiguração parcial, que pode ser acessado a partir do link a seguir.

/content/dam/altera-www/global/en_US/pdfs/literature/hb/qts/qts-qps-handbook.pdf

 

... e você viola as regras de promoção globais fornecidas nos tipos de sinal suportados para conduzir redes de clock em uma seção de região de RP do capítulo De planejamento de projeto para reconfiguração parcial do manual quartus Prime Standard.

Resolução

Para evitar este erro, você deve garantir que você adere às regras de promoção global, definidas na Tabela 4-2 do capítulo do Manual de planejamento de projeto para reconfiguração parcial

Este problema está programado para ser resolvido em uma futura versão do software Quartus Prime Standard Edition

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGAs Stratix® V
FPGAs Arria® V e FPGAs SoC
FPGAs Cyclone® V e FPGAs SoC

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.