ID do artigo: 000086348 Tipo de conteúdo: Mensagens de erro Última revisão: 25/09/2018

AVISO: **.vcd(**): declaração de $scope/$upscope desequilibrada ou ausente

Ambiente

    Intel® Quartus® Prime Pro Edition
    Analisador lógico Signal Tap Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no analisador de lógica signal tap versão 17.1, você pode ver este aviso ao converter o arquivo de Despejo de memória de valor (VCD) em arquivo do Formato de log de onda (WLF).

A conversão será bem-sucedida, mas o barramento agrupado no arquivo WLF não mostra o valor correto. Você só pode ver o ônibus como em bits individuais.

Resolução

Você só pode visualizar o barramento como em bits individuais no arquivo WLF.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.