ID do artigo: 000086395 Tipo de conteúdo: Solução de problemas Última revisão: 26/07/2018

Componente gerado na HLS não atende à pequena conversão endian/big endian

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O componente de interface gerado pelo compilador HLS está em pequena ordem endiana (exemplo interp_decim_filter), onde alguns dos Altera® IP, como o SGDMA, estão em pedidos de grandes endianos. O usuário pode observar isso quando importar o componente gerado no Platform Designer.

Resolução

Atualmente, a classe endian da interface de transmissão não é criada, onde o usuário precisa lidar manualmente com a conversão por enquanto. O usuário pode lidar com isso na definição do arquivo <componente>_hw.tcl.

Este problema foi corrigido a partir da versão 18.0 da síntese de alto nível. O parâmetro (firstSymbolInHighOrderBits) é adicionado para lidar com as conversões em interfaces de transmissão.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.