No documento Intel® Arria® de 10 GX, GT e SX Device Connection Connection Document, a diretriz de conexão dos pinos HPS_Shared_Q2_2 e HPS_Shared_Q4_2 está abaixo:
"Se for usado como a entrada NaND Ready/Busy, conecte este pino através de um resistor pull-up de 1-10 kΩ para VCCIO_HPS no banco de E/S dedicado no qual reside o pino NAND_RB de NAND_RB. Se não forusado, programe-o no software Intel Quartus Prime como uma entrada com um pull-up fraco".
Isso está incorreto, a declaração correta deve ser:
"Se for usado como a entrada NaND Ready/Busy, conecte este pino através de um resistor pull-up de 1-10 kΩ para VCCIO_2L no banco de E/S dedicado onde reside o NAND_RB pino. Se não forusado, programe-o no software Intel Quartus Prime como uma entrada com um pull-up fraco".
Este erro de digitação está programado para ser corrigido no futuro lançamento do Quartus Prime.