ID do artigo: 000086415 Tipo de conteúdo: Mensagens de erro Última revisão: 01/11/2017

Erro (supressível): (vsim-3058) A largura (83) da porta do Verilog 'av_st_din_data' não corresponde ao comprimento do array (48) de sua conexão VHDL

Ambiente

    Intel® Quartus® Prime Pro Edition
    Saída de vídeo com clock II (preparada para 4K) Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na atualização 1 ou anterior do software Quartus® Prime versão 17.0, você pode ver o erro mencionado acima durante a execução do modelo de simulação baseado em VHDL VHDL para o núcleo IP de Saída de vídeo de clock II.

Resolução

Este problema não possui nenhuma solução alternativa; o usuário deve instalar o Software Quartus® Prime Pro Edition versão 20.2 para resolvê-lo.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.