Devido a um problema no software Intel® Quartus® Prime Standard Edition versão 17.1 da atualização 2, você pode observar as seguintes mensagens de aviso ao migrar um Intel® FPGA IP design que inclui o Núcleo de atualização remota para o software Intel® Quartus® Prime Pro Edition versão 17.1 atualização 2:
Aviso(13228): aviso verilog HDL ou VHDL em altera_remote_update_core.sv(292): trava inferida para next_state rede[31]
Aviso(16750): Aviso de HDL verilog em altera_remote_update_core.sv(292): "next_state" dentro do bloco always_comb não representa lógica combinacional
Aviso(13228): aviso verilog HDL ou VHDL em altera_remote_update_core.sv(337): trava inferida para a shift_in_counter_en
Aviso(16750): Aviso de HDL verilog em altera_remote_update_core.sv(337): "shift_in_counter_en" dentro do bloco always_comb não representa lógica combinacional
Essas mensagens de aviso podem ser ignoradas com segurança, nenhuma trava física será incluída nos resultados da compilação. Para remover as mensagens de aviso, remova os arquivos relacionados à atualização remota Intel® FPGA IP Core do seu projeto e crie uma nova instância gerada pelo software Intel® Quartus® Prime Pro edition.
Este problema foi corrigido no software Intel® Quartus® Prime Pro Edition versão 18.1.