ID do artigo: 000086434 Tipo de conteúdo: Mensagens de erro Última revisão: 04/10/2020

aviso: xx.cl:x:x: loop não desenrolado: o otimizador não conseguiu realizar a transformação solicitada; a transformação pode ser desabilitada ou especificada como parte de um pedido de transformação sem suporte

Ambiente

    Intel® Quartus® Prime Pro Edition
    SDK Intel® FPGA para OpenCL™ Edição Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no SDK Intel® FPGA para OpenCL versão 19.3, este aviso falso pode ser produzido ao desenrolar um loop que inclui leituras/gravações de uma matriz de canais. Este loop está corretamente desenrolado.

Resolução

Este problema é corrigido em Intel® FPGA SDK para software OpenCL versão 20.2.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.