Uma solução comum para simplificar a decodificação de endereços é colocar periféricos conectados ao mestre de dados de um processador Nios II atrás de uma ponte de pipeline Avalon, e às vezes isso pode incluir algum IP de memória, como uma RAM on-chip. No entanto, se a memória for esperada para conter Nios II código do programa, ela deve ser conectada no mesmo método ao mestre de instruções Nios II quando estiver conectada ao mestre de dados. Em outras palavras, uma memória não deve ser conectada diretamente a um mestre de instruções Nios II e também conectada simultaneamente ao mestre de dados através de uma ponte de pipeline; ele deve estar diretamente conectado a dados e mestres de instrução. É provável que projetos em que as memórias não estejam conectadas de forma semelhante a ambos os mestres enfrentarão desafios durante a depuração; e tais designs que também apresentam interfaces de memória flash causarão a falha do programador flash Nios II flash.
As memórias que contêm Nios II código do programa devem ser conectadas diretamente aos mestres de dados e instruções.