ID do artigo: 000086459 Tipo de conteúdo: Solução de problemas Última revisão: 30/06/2021

Por que o Intel Agilex® FPGA HPS inadvertidamente entra em um Cold Reset (HPS_COLD_nRESET pino)?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

De acordo com a® Intel Agilex de dados do dispositivo 7, a largura mínima do pulso de reset para o sinal HPS_COLD_nRESET é de 3 msec (Trst0). Se uma largura de pulso de menos de 3 msec ocorrer neste pino, uma reinicialização não intencional pode ocorrer. O sistema HPS pode detectar inadvertidamente pulsos com menos de 0,3 msec de largura.

Resolução

Para resolver este problema, implemente um circuito de debounce de hardware externo que manterá o sinal de HPS_COLD_nRESET afirmado por um mínimo de 3 msec.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.