ID do artigo: 000086473 Tipo de conteúdo: Solução de problemas Última revisão: 29/10/2018

Por que a FPGA ao menu de largura do endereço de ponte do HPS no Hard Processor System Intel® Stratix® 10 FPGA IP permite endereçamento de até 40 bits?

Ambiente

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    O menu suspenso de largura do Bridge Address na seção de interface de FPGA hps secundários do HPS FPGA AXI Bridges na guia Interfaces FPGA do Hard Processor System Intel® Stratix® 10 FPGA IP permite seleções de endereços de até 40 bits. No entanto, o mapa de endereço HPS conforme visível a partir da FPGA é de apenas 128 GB ou 37 bits.

    Resolução

    No Intel® Stratix® de interconexão de 10 HPS, os bits de alta ordem estão disponíveis, mas ignorados. Os mestres que acessam esta ponte não devem usar esses bits.

    Esse problema foi corrigido a partir da Intel® Quartus® Prime Pro/Standard Edition Software versão 20.1.

    Produtos relacionados

    Este artigo aplica-se a 2 produtos

    FPGA Intel® Stratix® 10 SX SoC
    FPGA Intel® Stratix® 10 TX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.