Você pode receber esse erro se o seu projeto contiver uma instância de DSP encadeada com mais blocos de DSP do que em uma região de clock de espinha em seu dispositivo.
Projetos como filtros FIR personalizados conectam blocos de DSP juntamente com a varredura ou barramentos de cadeia. O número de blocos de DSP que podem ser conectados com a varredura ou barramentos da cadeia é limitado.
O limite do número de blocos de DSP em uma cadeia varia de acordo com o dispositivo e é baseado no número de blocos de DSP em uma coluna de uma região de clock de espinha. Para determinar esse limite, execute as seguintes etapas:
- Execute síntese/análise em seu projeto
- Abra o Planejador de chip e selecione "Regiões de clock spine" na guia Configurações de Camadas. Por exemplo, o Arria® 10 10AX066 é dividido em 30 regiões do clock de espinha, conforme mostrado abaixo:
- Faça o zoom em uma das regiões do clock da espinha. Cada região do clock da coluna vertebral pode ter 1, 2 ou 4 colunas DSP. O número de blocos de DSP e colunas DSP varia em cada região do clock da coluna vertebral. Por exemplo, veja a imagem abaixo da região 15 do clock da coluna Arria® 10 10AX066 com 4 colunas onde as 2 colunas mais longas possuem 31 blocos de DSP e as 2 colunas mais curtas têm 27 blocos DSP.
No Arria® 10 10AX066, o número de blocos de DSP por coluna de clock da coluna do spine é o seguinte:
1 coluna de 19 blocos DSP
40 colunas de 27 blocos DSP
8 colunas de 28 blocos DSP
8 colunas de 30 blocos DSP
4 colunas de 31 blocos DSP
Total de colunas: 61
Blocos de DSP totais: 1687
Se o seu projeto solicitar a instanciação de várias instâncias de DSP encadeadas, selecione o número de blocos adequadamente. 27 blocos de DSP encadeados caberão em quase todas as regiões de clock de espinha da Arria® 10 10AX066.
O Fitter selecionará a melhor região de clock de espinha disponível para seu projeto.
Para evitar esse erro, certifique-se de que o número de blocos de DSP na cadeia não exceda o número de blocos de DSP em uma coluna de região do clock do spine.