Ele estará disponível após a configuração FPGA mesmo quando o HPS ainda estiver em estado de reinicialização.
Essas informações refletirão sobre Arria® 10 Diretrizes de design de dispositivos SoC no futuro lançamento.
Ele estará disponível após a configuração FPGA mesmo quando o HPS ainda estiver em estado de reinicialização.
Essas informações refletirão sobre Arria® 10 Diretrizes de design de dispositivos SoC no futuro lançamento.
1
Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.
O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.