ID do artigo: 000086538 Tipo de conteúdo: Solução de problemas Última revisão: 27/11/2018

Por que o sistema de processador rígido Intel® Stratix® 10 encontra um erro ao acessar o QSPI do Secure Device Manager quando a fonte do clock de configuração é configurada para o pino OSC_CLK_1?

Ambiente

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no código do bootloader U-Boot, o Hard Processor System Intel® Stratix® 10 pode relatar um erro semelhante ao seguinte ao tentar acessar a memória flash QSPI do Secure Device Manager e a fonte de clock de configuração é configurada para o pino OSC_CLK_1:

    SOCFPGA_STRATIX10 # sf probe

    SF: Falha na calibração (baixa faixa)

    SF: bytes de id JEDEC não reconhecidos: ff, fc, 82

    Falha ao inicializar o flash SPI às 0:0 (erro -2)

    Resolução

    Para evitar esse problema, defina a fonte do clock de configuração para usar o Oscilador interno.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGA Intel® Stratix® 10 SX SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.