ID do artigo: 000086599 Tipo de conteúdo: Solução de problemas Última revisão: 24/06/2021

Existe um problema com a configuração via protocolo (CvP) ao configurar o uso de CvP com periferia/fluxo de bits do núcleo truncado ou corrompido em Intel Agilex™ 7 dispositivos FPGA?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

No Software Quartus® Prime Pro Edition versão 21.2 e abaixo, a realização da configuração de CvP pode fazer com que os dispositivos FPGA Agilex™ 7 estejam travados se uma periferia truncada ou corrompida/fluxo de bits do núcleo for enviado. Uma vez que o FPGA trava devido ao recebimento de uma periferia/fluxo de bits do núcleo truncado ou corrompido, a reconfiguração subsequente via Modo de inicialização CvP/modo atualização CvP não poderá ser realizada.

Resolução

Este problema já está corrigido na versão 22.2 do Software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs e FPGAs SoC Intel® Agilex™ série I
FPGAs e FPGAs SoC Intel® Agilex™ 7 série F

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.