ID do artigo: 000086614 Tipo de conteúdo: Mensagens de erro Última revisão: 01/11/2018

Erro(19433): Transferência entre periferia e DSP ou RAM <signal_path> tornará a transferência de tempo impossível.</signal_path>

Ambiente

    Intel® Quartus® Prime Pro Edition
    Interfaces de memória externa Intel® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode ver um erro semelhante na síntese ao conectar a ponte de cruzamento de clock Avalon-MM à interface Avalon ou MMR do Intel® Stratix® 10 FPGA EMIF IP na versão 17.1 ou anterior do Intel® Quartus® Prime Platform Designer.

Erro(19433): a transferência entre periferia e DSP ou RAM <signal_path1> através da célula lógica <signal_path2> tornará a transferência de tempo impossível.

 

Resolução

Este problema é corrigido no software Intel® Quartus® Prime versão 17.1.1 ou mais recente.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.