ID do artigo: 000086659 Tipo de conteúdo: Solução de problemas Última revisão: 24/06/2021

Por que o tempo de configuração de periferia de configuração via protocolo (CvP) está excedendo o requisito de tempo de inicialização ativa de PCIe de 100 ms?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

No Intel® Quartus® Software Prime Pro Edition versão 21.2, o link PCIe CvP pode não conseguir enumerar corretamente com Intel Agilex® 7 dispositivos. Isso ocorre porque o tempo de configuração da imagem de periferia excede o requisito de tempo de inicialização para ativo do PCIe de 100 ms.

Resolução

Para contornar esse problema, reenviar o link PCIe depois que o FPGA for configurado com sucesso.

Este problema é corrigido na Intel® Quartus® Software Prime Pro Edition versão 21.3.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7 série F
FPGAs e FPGAs SoC Intel® Agilex™ série I

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.