ID do artigo: 000086670 Tipo de conteúdo: Solução de problemas Última revisão: 15/03/2019

Por que meus dados enviam para NOR Flash incorreto quando estou usando o comando OPCODE no IP do cliente de caixa de correio flash serial Intel® Stratix® 10 serial?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Clock da configuração Intel® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Ao usar o IP do cliente de caixa de correio serial Intel® Stratix® 10, você observará dados incorretos sendo enviados para o flash quando você estiver enviando dados usando o WRITEDATA_0 e WRITEDATA_1 registro. Isso porque o pedido de byte está em formato endiano. Isso será o mesmo que executar a operação de dados de leitura.

    Com base no protocolo de interface SPI, o bit mais significativo (MSB) está sendo enviado ou recebido quando os dados são transmitidos. Assim, cada byte será armazenado do bit menos significativo (LSB) para a MSB do READDATA_0, READDATA_1, WRITEDATA_0 e WRITEDATA_1. Em outras palavras, os dados no registro transmitirão o byte LSB para o byte MSB do registro de dados de leitura ou gravação.

    Resolução

    Para resolver o problema, você precisará reverter o pedido de byte dos 4 dados de byte no WRITEDATA_0 ou WRITEDATA_1 registro

    Por exemplo, 4 byte de dados "0x11223344" é na verdade "0x44332211".

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.