As Arria® conexões de sinal de porta global_reset_n EMIF IP incorretas global_reset_n ou a habilitação em Fontes e Testes do Sistema (ISSP) podem causar erros de ajuste desses tipos:
Erro (12934): o fitter não conseguiu colocar um sistema EMIF/PHYLite
Erro (14566): o Fitter não pode colocar 1 componentes periféricos devido a conflitos com restrições existentes (1 IO_AUX(s)).
Erro (175020): o Fitter não pode colocar uma lógica IO_AUX que faz parte de Arria 10 Interfaces de memória externa ed_synth_altera_emif_ na região para à qual está limitada, porque não há locais válidos na região para lógica deste tipo.
Erro (175005): não foi possível encontrar um local com: RST_SRC_ID de <valo> (1 local afetado)
As causas comuns dessas mensagens de erro e suas resoluções são mostradas abaixo:
1) O projeto Quartus® Prime contém várias interfaces de memória externa que são colocadas em bancos de E/S na mesma coluna de E/S, mas têm diferentes sinais de reinicialização conectados às suas portas global_reset_n portas.
Resolução: várias interfaces colocadas em bancos de E/S na mesma coluna de E/S devem ter um sinal de reinicialização comum conectado às suas portas global_reset_n portas.
2) O projeto Quartus Prime ALTERA_EMIF_ENABLE_ISSP habilitado. Isso geralmente ocorre se houver vários designs de Arria 10 EMIF instaurados no projeto.
Um exemplo de restrição de arquivo qsf é
set_global_assignment nome VERILOG_MACRO "ALTERA_EMIF_ENABLE_ISSP=1"
Resolução: remova a restrição de qsf acima e não selecione a guia de diagnósticos ip de interfaces de memória externa Arria 10 interfaces externas -> Exemplo de design -> Habilitar no sistema-fontes e testes.
Se um erro de ajuste ainda for visto após seguir as orientações mostradas acima, verifique se os sinais da interface de memória atendem às diretrizes de posicionamento dos pinos.
Um ponto de partida recomendado é usar restrições mínimas de colocação e deixar o fitter Quartus colocar o resto dos sinais de interface antes de refinar o pinout mais tarde.
As restrições mínimas de colocação recomendadas são:
- Um sinal de endereço, o clock de referência PLL e o pino RZQ no Banco de E/S escolhido para os sinais de endereço/comando.
- Sinais DQS nos Bancos de E/S escolhidos para os sinais de barramento de dados de memória.
Para obter mais informações sobre a colocação de pinos, consulte essas seções no Manual de interfaces de memória externa:
Volume 2 Capítulo 1 - Diretrizes para Arria interface de memória externa IP 10
Volume 3 Capítulo 2 - Exemplos de implementações de interface de memória externa para DDR4 (regras semelhantes se aplicam a outros protocolos de interface de memória).