ID do artigo: 000086691 Tipo de conteúdo: Solução de problemas Última revisão: 17/12/2019

Por que o sinal do clock de saída do altclkctrl Intel® FPGA IP preso alto em dispositivos Intel® Arria® 10 SX?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • ALTCLKCTRL Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Intel® Quartus® Prime, você pode ver que para dispositivos Intel® Arria® 10 SX, o sinal de clock de saída ALTCLKCTRL Intel® FPGA IP é preso alto quando é atribuído ao local CLKCTRL_2L_G_I17 de saída .

    Resolução

    Para resolver este problema, crie uma instância falsa do altclkctrl Intel® FPGA IP e adicione as seguintes atribuições no arquivo de configurações Quartus (.qsf) para preservar a instância do boneco e corrigir o local para CLKCTRL_2L_G_I17.

    set_location_assignment CLKCTRL_2L_G_I17 -para

    set_instance_assignment -name PRESERVE_FANOUT_FREE_WYSIWYG ON -para

     

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGA Intel® Arria® 10 SX SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.