Devido a um problema no software Intel® Quartus® Prime, você pode ver que para dispositivos Intel® Arria® 10 SX, o sinal de clock de saída ALTCLKCTRL Intel® FPGA IP é preso alto quando é atribuído ao local CLKCTRL_2L_G_I17 de saída .
Para resolver este problema, crie uma instância falsa do altclkctrl Intel® FPGA IP e adicione as seguintes atribuições no arquivo de configurações Quartus (.qsf) para preservar a instância do boneco e corrigir o local para CLKCTRL_2L_G_I17.
set_location_assignment CLKCTRL_2L_G_I17 -para
set_instance_assignment -name PRESERVE_FANOUT_FREE_WYSIWYG ON -para