O esquema e os arquivos de layout da placa filha loopback FPGA Mezzanine (FMC) projetada para o kit de desenvolvimento soC Intel® Stratix® 10 SX SX podem ser baixados no link abaixo.
O esquema e os arquivos de layout da placa filha loopback FPGA Mezzanine (FMC) projetada para o kit de desenvolvimento soC Intel® Stratix® 10 SX SX podem ser baixados no link abaixo.
1
Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.
O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.