ID do artigo: 000086706 Tipo de conteúdo: Solução de problemas Última revisão: 30/05/2017

Por que o Arria de 10 mmR DDR4 (mmr_slave_readdatavalid_0) está sendo alinhado mesmo sem solicitação de leitura do usuário?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Interfaces de memória externa Intel® Arria® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Se a opção Ativar a configuração e o registro de status de memória (MMR) estiver ativada na guia Controlador do editor de parâmetros IP Arria® 10 DDR4, você poderá ver o sinal MMR (mmr_slave_readdatavalid_0) sendo ativado mesmo que não haja solicitação de leitura do usuário.

    Resolução

    Este problema está programado para ser corrigido em uma versão futura do software Quartus® Prime.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Arria® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.