ID do artigo: 000086708 Tipo de conteúdo: Solução de problemas Última revisão: 03/10/2017

O controlador Stratix 10 de memória dura suporta a sincronização 2T para o barramento de endereço/comando?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Interfaces de memória externa Intel® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O Stratix® de memória dura 10 opera em tempo 1T para o barramento de endereço/comando. Ele não tem a opção de selecionar a sincronização 2T.

Resolução

Se for necessária a sincronização 2T para o barramento de endereço/comando, escolha a opção somente PHY no editor de IP Stratix 10 EMIF e desenvolva seu próprio controlador personalizado. Observe que a calibração é sempre realizada assumindo o tempo de 1T, o que é seguro para operações de 1T ou 2T posteriormente.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.