ID do artigo: 000086719 Tipo de conteúdo: Solução de problemas Última revisão: 23/10/2019

Por que o RTL Viewer mostra "A netlist RTL não está disponível. Executar análise e configuração para visualizar a netlist RTL?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao escolher o modo de otimização de tempo de compilação agressivo no Software Quartus® Prime Pro Edition versão 19.1 ou mais recente, esta mensagem pode ser vista ao abrir o RTL Viewer após um processo de compilação bem-sucedido. Ao selecionar o modo de otimização do tempo de compilação agressivo , o software Quartus® Prime Pro Edition não gera uma netlist de síntese completa para reduzir o tempo de compilação. Sem uma netlist de síntese completa, o RTL Viewer não pode elaborar um diagrama RTLrowsable.

Resolução

Para contornar esse problema, selecione um modo de otimização diferente no software Quartus® Prime Pro Edition e recompile o projeto.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGA Intel® Cyclone® 10 GX
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.