ID do artigo: 000086765 Tipo de conteúdo: Solução de problemas Última revisão: 15/03/2018

Por que a configuração de pré-ênfase no Intel Stratix 10 FPGA IBIS sempre ativada?

Ambiente

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Intel Stratix 10 modelos de FPGA IBIS gerados com padrão de E/S de DSSTL12, DPOD12, SAÍDA POD12 ou SSTL12 e terminação de Rs com configurações de E/S pré-ênfase sempre mostram comportamento de pré-ênfase "ON", independentemente das configurações de E/S.

    Isso é devido a um bug no software Intel® Quartus® Prime Pro Edition versão 17.1.

    Resolução

    Um patch está disponível para corrigir este problema para o software Intel® Quartus® Prime Pro Edition versão 17.1. Baixe e instale o patch 0.25 a partir dos seguintes links:

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.