ID do artigo: 000086781 Tipo de conteúdo: Solução de problemas Última revisão: 15/01/2021

Por que a ID de transação de leitura AXI (RID) muda de valor durante uma transferência de dados de leitura ao usar o controlador Intel® Stratix® HBM2 de 10 MX?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Interfaces de memória externa Intel® Stratix® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Devido a um problema no controlador Intel® Stratix® HBM2 Intel® Stratix® 10 MX ao usar o® software Intel Quartus Prime Pro Edition versões 20.4 ou anterior, você pode ver que o mestre AXI devolve um valor diferente para o sinal de ID de endereço de leitura axi_0_0_rid se o comprimento de explosão de leitura axi_0_0_arlen sinal for superior a 2.

    Resolução

    Para resolver este problema nas versões do software Intel® Quartus® Prime Pro Edition 20.4 ou anteriores,

    Baixe hbm_burst_rid_fix.zip e substitua os seguintes arquivos criptografados dos existentes.

    ./sim_mentor/altera_axi_ufi_axi_burst_ctrl.sv

    Copie para /ip/ed_synth/ed_synth_hbm_0_example_design/altera_axi_ufi_adapter_191/sim/mentor/

    ./syn_quartus/altera_axi_ufi_axi_burst_ctrl.sv

    Copie para /ip/ed_synth/ed_synth_hbm_0_example_design/altera_axi_ufi_adapter_19

    Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 21.1.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGA Intel® Stratix® 10 MX

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.