ID do artigo: 000086782 Tipo de conteúdo: Solução de problemas Última revisão: 12/08/2021

Por que o gerador de tráfego EMIF 2.0 afirma incorretamente o sinal de falha?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Interfaces de memória externa Intel® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 20.4 e anterior, você pode ver o Gerador de tráfego EMIF 2.0 (TG2) afirmar incorretamente o sinal de falha quando o TG2 estiver configurado de modo que TG_USER_WORM_EN = 1, TG_RETURN_TO_START_ADDR = 1, TG_ADDR_MODE = aleatório ou aleatório-sequencial e TG_WRITE/READ_REPEAT_COUNT > 1.

Esse problema ocorre porque o gerador de endereço aleatório não espera que as repetições de leitura/gravação terminem na última iteração do loop antes de redefinir o endereço, o que causa uma comparação incorreta no TG2.

Resolução

Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 21.1.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7
FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.