ID do artigo: 000086809 Tipo de conteúdo: Solução de problemas Última revisão: 17/02/2021

Por que os sinais de strobe_out e strobe_out_n são colocados em pinos não adjacentes ao usar o strobe complementar no PHY Lite para interfaces paralelas Intel® Arria® 10 FPGA IP?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Intel® Quartus® Prime Standard Edition
    PHY Lite para interfaces paralelas Intel® Arria® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no PHY Lite para interfaces paralelas Intel® Arria® 10 FPGA IP, os sinais do strobe_out e strobe_out_n são colocados em pinos não adjacentes quando você selecionar strobes complementares e compilar o projeto sem atribuições de localização de pinos.

Resolução

Para contornar esse problema, atribua os locais dos pinos da strobe_out e strobe_out_n sinais, colocando-os nos pinos DQS/DQSn adjacentes.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.