ID do artigo: 000086814 Tipo de conteúdo: Solução de problemas Última revisão: 28/07/2017

Por que meu Arria 10 SX falha no teste de verificação de limites?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema com arquivos BSDL mais antigos contendo sequências JTAG desatualizadas para os pinos HPS, os dispositivos Arria® 10 SX podem falhar no teste de varredura de limites.

Resolução

Todos Arria 10 arquivos BSDL SX foram atualizados com a sequência JTAG correta. Os arquivos mais recentes estão disponíveis no link abaixo.

Arria 10 arquivos BSDL

 

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Intel® Arria® 10 SX SoC

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.