ID do artigo: 000086815 Tipo de conteúdo: Mensagens de erro Última revisão: 26/12/2018

Erro interno: subsistema: PCC, Arquivo: /quartus/periph/pcc/pcc_module.cpp, linha: 1112

Ambiente

    Intel® Quartus® Prime Pro Edition
    SERDES LVDS Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no Intel® Quartus® Prime Pro Edition 18.0 e anterior, você pode ver este erro interno ao implementar um IP LVDS SERDES com a opção Usar PLL externo onde suas portas externas LVDS ext_loaden e ext_fclk se conectam diretamente ao nível superior.

Resolução

Para resolver o problema, conecte o LVDS ext_loaden e ext_fclk a um PLL externo.

Este problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGAs Intel® Arria® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.