ID do artigo: 000086824 Tipo de conteúdo: Solução de problemas Última revisão: 23/07/2017

O rx_syncclock está disponível para o receptor Intel® FPGA IP Soft LVDS com um fator SERDES?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Soft LVDS Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    O rx_syncclock não é usado quando o Intel® MAX® 10 FPGA Soft LVDS tem um fator de serialização/deserialização (SERDES) mesmo. Portanto, rx_syncclock está disponível no receptor soft LVDS Intel® FPGA IP quando um mesmo fator SERDES é selecionado.

    Resolução

    Nenhuma solução alternativa é necessária para este problema.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® MAX® 10

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.