Por que o sinal mmr_slave_readdatavalid não desafirmou ao acessar o registro de MMR ECC?

Quando você acessa o registro Intel Stratix® 10 ou Intel Arria® ECC de 10 MMR, o sinal mmr_slave_readdatavalid não desafirmou após ser afirmado.

Abra o arquivo \synth\altera_emif_io_hmc_ecc_mmr.v e adicione as linhas indicadas por // NEW CODE (conforme mostrado abaixo) para o arquivo 10'h080/10'h081/1 Inscrições para 0'h082/10'h090/10'h091/10'h092/10'h093/10'h094.

10'h080:
Começar
reg_clr_intr <= 1'b0;
reg_clr_mr_rdata <= 1'b0;
                   
se (int_slave_write)
Começar
reg_wrpath_pipeline_en <= slave_wr_data [ 10] e slave_byte_enable [1];
reg_ecc_code_overwrite <= slave_wr_data [ 9] e slave_byte_enable [1];
reg_enable_auto_corr <= slave_wr_data [ 8] e slave_byte_enable [1];
reg_enable_rmw <= slave_wr_data [ 2] e slave_byte_enable [0];
reg_enable_dm <= slave_wr_data [ 1] e slave_byte_enable [0];
reg_enable_ecc <= slave_wr_data [ 0] e slave_byte_enable [0];
Final
                   
se (int_slave_read)
Começar
int_slave_rd_data <= {
{(CFG_MMR_DATA_WIDTH - 11){1'b0}},
reg_wrpath_pipeline_en,
reg_ecc_code_overwrite,
reg_enable_auto_corr,
cfg_ecc_in_protocol,
cfg_data_rate,
reg_enable_rmw,
reg_enable_dm,
reg_enable_ecc
};
int_slave_rd_data_valid <= 1'b1;
Final
outra // CÓDIGO NOVO
iniciar // NOVO CÓDIGO
int_slave_rd_data_valid <= 1'b0; NOVO CÓDIGO
fim // NOVO CÓDIGO

Final

Este problema está programado para ser corrigido em uma versão futura do software Intel Quartus® Prime.