ID do artigo: 000086863 Tipo de conteúdo: Mensagens de erro Última revisão: 21/02/2019

Erro: erro interno: (<signal name=""> =&gt; <signal name="">) Erro interno: lógica padrão: std_logic portas/sinais devem ter largura 1, mas foi <n></n></signal></signal>

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 18.1 do Software Quartus® Prime Pro Edition, 1 ou anterior, você pode ver esse erro ao gerar um sistema Platform Designer. Esse erro ocorre quando o sistema Platform Designer inclui um componente genérico.

Resolução

Para contornar esse problema, selecione o componente na Platform Designer e selecione a aba component instantiation. Mude a largura de cada sinal para 1, depois reverta a largura de volta para seu valor original e gere o HDL.

Este problema está programado para ser corrigido em uma versão futura do software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGA Intel® Cyclone® 10 GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.