ID do artigo: 000086897 Tipo de conteúdo: Solução de problemas Última revisão: 26/07/2018

Por que o dispositivo Intel® Stratix® de 10 MX falha na configuração?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Interface da memória de alta largura de banda (HBM2) Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema na versão do Intel® Quartus® Prime Pro Software 18.0, um dispositivo Intel® Stratix® 10 MX falhará quando o clock de referência PLL do Bloco de Interface Universal (UIB) não estiver sendo executado mesmo se não houver HBM2 IP no projeto.

    Resolução

    Conecte o clock de referência UIB PLL ao dispositivo Intel Stratix 10 MX e forneça um clock que atenda à especificação necessária mostrada nas Diretrizes de conexão de pinos da família de dispositivos Intel® Stratix® 10.

    Este problema foi corrigido na Intel® Quartus® Software Prime Pro Edition versão 18.0.1

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGA Intel® Stratix® 10 MX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.