ID do artigo: 000086899 Tipo de conteúdo: Mensagens de erro Última revisão: 13/05/2019

Erro interno: subsistema: SIN, Arquivo: /quartus/tsm/sin/sin_micro_tnodes_dag.cpp, Linha: 978

Ambiente

    Intel® Quartus® Prime Pro Edition
    Interfaces de memória externa Intel® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a® um problema no software Intel® Quartus® Prime Pro versão 17.1 e anterior, você pode ver este erro interno ao compilar um projeto Intel Stratix 10 que contém uma Interfaces de memória externa Intel Stratix 10 FPGA IP e a seguinte atribuição qsf:

set_global_assignment nome ENABLE_SMART_VOLTAGE_ID ON

Erro interno: subsistema: SIN, Arquivo: /quartus/tsm/sin/sin_micro_tnodes_dag.cpp, Linha: 978
Problema encontrado ao ler o SIN_MICRO_TNODES_DAG especificado no disco [17.1.2/304/linux64/quartus/common/devinfo/14nm/ddb_nadder_emif_fls_vid2]

Este erro interno também pode ser visto ao migrar um projeto para o Software Quartus Prime Pro versão 18.0.

Resolução

A ENABLE_SMART_VOLTAGE_ID definida como ON não é suportada para dispositivos Stratix 10 FPGA. Mude a atribuição de qsf para
set_global_assignment nome ENABLE_SMART_VOLTAGE_ID OFF

Stratix parâmetros 10 VID são configurados em Atribuições > dispositivo > dispositivo e opções de pinos > gerenciamento de energia e VID

Na versão 18.0 do Software Quartus Prime Pro, a configuração da ID de SmartVoltage está acinzenada nas configurações > configurações e condições operacionais

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.