ID do artigo: 000086904 Tipo de conteúdo: Solução de problemas Última revisão: 15/03/2018

Por que o sequenciador de calibração IP Intel® Stratix® 10, Intel Arria® 10 e Intel Cyclone 10 EMIF inicia a® calibração no segundo IP EMIF se o primeiro IP EMIF na mesma coluna de E/S falhar na calibração?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Interfaces de memória externa Intel® Arria® 10 FPGA IP
    Interfaces de memória externa Intel® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Se qualquer calibração DE IP EMIF falhar, a calibração de qualquer outro IP EMIF residente na mesma coluna de E/S não começará.

 

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC
FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.