ID do artigo: 000086911 Tipo de conteúdo: Solução de problemas Última revisão: 30/01/2018

Por que a caixa de parâmetros de temporização tRTP está ausente nas Intel® Stratix® 10 e Intel Arria® 10 GUIs DE IP EMIF?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Intel® Quartus® Prime Standard Edition
    Interfaces de memória externa Intel® Arria® 10 FPGA IP
    Interfaces de memória externa Intel® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Os parâmetros tWR e tRTP compartilham os mesmos bits de registro do modo DDR4 MR0. Quando o parâmetro tWR é definido, o parâmetro tRTP é definido automaticamente porque o tWR e a relação tRTP são fixos.

  

Resolução

Nenhum

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC
FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.