ID do artigo: 000086924 Tipo de conteúdo: Solução de problemas Última revisão: 29/08/2017

Por que erro de ajuste com nível de tensão diferente Stratix banco de IO de 10 3V?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Quando a IO restrição foi restrida com um padrão de IO diferente em outro banco de IO de 3V, o dispositivo falhou como a seguinte mensagem de erro.


    Erro (175020): o Fitter não pode colocar o pino lógico na região (0, 12) a (0, 14), ao qual está limitado, porque não há locais válidos na região para a lógica deste tipo.
    Erro (19261): o sinal xxx foi limitado a um local que é um pino de dois propósitos que pode ser usado pelo PCIe HIP como nPERST.  Ao usar o sinal como nPERST, selecione uma IO_STANDARD.  Se você não estiver usando o PCIe e estiver tentando usar intencionalmente um padrão não 3V neste pino, adicione "set_instance_assignment -name USE_AS_3V_GPIO ON-to local_rstn" ao seu arquivo QSF. Caso contrário, você pode mover este sinal para outro local. (1 local afetado)

    Resolução

    Todos os bancos de IO de 3V devem ser alimentados com a mesma tensão para Stratix 10.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.