Ao compilar um design de exemplo Intel® Stratix® 10 EMIF IP no Intel Quartus® Prime Software Pro versão 18.1, você pode ver um aviso semelhante, conforme mostrado abaixo.
Aviso: opção de lógica máxima de saída de ventoinha ignorada para nó "ed_synth_inst|dut|dut|arch|arch_inst|hmc_avl_if_inst|amm.ready_0_hyper_regs.amm_ready_0_r1~SynDup"
Observe que o caminho da hierarquia do sinal amm_ready_0_r1~SynDup pode diferir para um determinado design.
Este aviso não afeta a funcionalidade do design e pode ser ignorado.