ID do artigo: 000086935 Tipo de conteúdo: Mensagens de erro Última revisão: 31/10/2018

Aviso: atribuição máxima de saída de ventoinha ignorada

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Interfaces de memória externa Intel® Stratix® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Ao compilar um design de exemplo Intel® Stratix® 10 EMIF IP no Intel Quartus® Prime Software Pro versão 18.1, você pode ver um aviso semelhante, conforme mostrado abaixo.

    Aviso: opção de lógica máxima de saída de ventoinha ignorada para nó "ed_synth_inst|dut|dut|arch|arch_inst|hmc_avl_if_inst|amm.ready_0_hyper_regs.amm_ready_0_r1~SynDup"

    Observe que o caminho da hierarquia do sinal amm_ready_0_r1~SynDup pode diferir para um determinado design.

    Este aviso não afeta a funcionalidade do design e pode ser ignorado.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.