ID do artigo: 000086939 Tipo de conteúdo: Mensagens de erro Última revisão: 19/05/2023

ERRO: iossm_bf_cpu_cpu_test_bench/ihp_read é 'x'

Ambiente

    Intel® Quartus® Prime Pro Edition
    Interfaces de memória externa Intel® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

No software Intel® Quartus® Prime Pro Edition versão 18.1 e posterior, você pode ver a seguinte mensagem de erro ao simular um design contendo o Intel® Stratix® 10 HPS EMIF.

ERRO: iossm_bf_cpu_cpu_test_bench/ihp_read é 'x'

Este erro é gerado porque a simulação de um design contendo Intel® Stratix® EMIF de 10 HPS não é suportada.

Resolução

Para evitar este erro, siga um dos métodos abaixo para remover o Intel® Stratix® 10 HPS EMIF do design existente.

Método 1

  1. Faça uma cópia do projeto Quartus existente.
  2. Na cópia de projeto quartus, remova o HPS da hierarquia do projeto.
  3. Regenerar o banco de dados de simulação.

Método 2

  1. Abra o sistema Platform Designer do projeto Quartus existente.
  2. Selecione o componente HPS no sistema Platform Designer.
  3. Clique na guia Instantiation de componentes ou clique em Exibir > Instantiation de Componentes.
  4. O tipo de implementação atual será definido como IP (padrão). Selecione Blackbox.
  5. Regenerar o banco de dados de simulação. O módulo não será gerado para essa instância.
  6. Ao construir o sistema final sintheziable, certifique-se de reverter o tipo de implementação para IP.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.