ID do artigo: 000086943 Tipo de conteúdo: Mensagens de erro Última revisão: 05/09/2018

Erro interno: a opção de pré-ênfase programável é definida como 1 para pin dut_mem_mem_par(0)~pad, mas a configuração não é suportada pelo SSTL-12 padrão de E/S com Taxa de Oscilação 0

Ambiente

    Intel® Quartus® Prime Standard Edition
    Intel® Quartus® Prime Pro Edition
    Interfaces de memória externa Intel® Arria® 10 FPGA IP
    Interfaces de memória externa Intel® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode ver um erro semelhante ao mostrado abaixo ao compilar o IP DDR4 nas versões 18.0 e 18.0.1 do Software Quartus® Prime.

Erro interno: a opção de pré-ênfase programável é definida como 1 para pin <signal_name>~pad, mas a configuração não é suportada pelo padrão de E/S S SSTL-12 com Taxa de Oscilação 0

O <signal_name> é um dos sinais de endereço/comando DDR4.

Resolução

No projeto Quartus® Prime. Arquivo QSF, insira a seguinte atribuição:

set_instance_assignment -name PROGRAMMABLE_PREEMPHASIS 0 -to <signal_name>

Adicione uma atribuição semelhante para cada sinal DDR4 afetado.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC
FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.