Problema crítico
Certas frequências de saída do clock PLL do Sistema de processador rígido (HPS) exigem uma sequência de configuração de programação específica para aumentar gradualmente a frequência PLL em dispositivos de nível industrial Arria 10 SoC em -40degreesC, caso contrário, o HPS pode não inicializar.
Para resolver este problema no software SoC EDS versão 16.0, baixe o patch abaixo e siga as instruções na leitura.
Baixe o software SoC EDS versão 16.0 Patch 002soc para Linux(.run)
Baixe o software Readme para SoC EDS versão 16.0 Patch 002soc para Linux(.txt)
O patch correspondente para SOCFPGA UEFI está disponível na tag rel_socfpga_arria10_soceds_16.0 da ramificação socfpga_udk2015 do repositório github:
https://github.com/altera-opensource/uefi-socfpga.
Este problema está programado para ser corrigido em uma versão futura do software SoC EDS.