ID do artigo: 000086973 Tipo de conteúdo: Mensagens de erro Última revisão: 11/09/2012

Aviso: a verificação cruzada do PLL encontrou configurações de clock PLL inconsistentes.

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O software Quartus® II versão 9.1 SP1 e posterior pode gerar os seguintes avisos, quando um PCS transceptor é usado em projetos que visam Stratix® dispositivos IV:

Warning: PLL cross checking found inconsistent PLL clock settings:
        Warning: Clock: |receive_pcs0|clkout does not match the master clock period requirement: 0.001
        Warning: Clock: |transmit_pcs0|clkout does not match the matser clock period requirement: 0.001

Esses avisos sobre transmissão e recebimento de saídas de clock PCS podem ser ignorados com segurança porque o período de clock desses clocks é definido automaticamente corretamente no analisador de tempoquest.

Este problema está programado para ser corrigido em uma versão futura do software Quartus II.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGA Stratix® IV GX
FPGA Stratix® IV GT

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.