ID do artigo: 000086981 Tipo de conteúdo: Solução de problemas Última revisão: 18/05/2013

Stratix V Avalon-MM hard IP para mudança de sinal PCI Express IP Core quando vários pacotes por ciclo ativados

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Na versão 12.0 do software Quartus II, se você habilitar Múltiplos pacotes por ciclo no Stratix V Hard IP para PCI Express IP Core GUI, as seguintes portas de alto nível mudam de um bit para dois bits: rx_st_valid, rx_st_err, tx_st_valid e tx_st_err. Bit 1 de cada vetor de dois bits se aplica às duas palavras mais altas dos dados. O bit 0 de cada vetor se aplica para as duas palavras mais baixas de dados. O Stratix V Hard IP para o Guia do usuário PCI Express define essas portas como uma Pouco.

Resolução

Este problema é corrigido na versão 12.0 SP1 do Quartus II Software..

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix® V

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.