Aviso crítico: _p0_pin_map.tcl: falha ao encontrar o clock PLL...

Ambiente

Quartus Edition

Intel® Quartus® II Subscription Edition

Versão encontrada: 12.0

Descrição

Para Arria® V e Cyclone® V Hard Memory Controller (HMC) projeta, você verá o seguinte aviso crítico se os clocks MPFE (mp_cmd_clk_0_clk, mp_rfifo_clk_0_clk, mp_wfifo_clk_0_clk) são gerados por um PLL independente e não pelo PLL do HMC:

Aviso crítico: _p0_pin_map.tcl: Falha ao encontrar o clock PLL para pinos

Aviso: _p0_pin_map.tcl: não foi possível encontrar todos os pinos CK do DRIVER CORE

Resolução

Você precisa aplicar a seguinte solução alternativa:

Passo 1) Abra o arquivo _p0_pin_map.tcl e mude

se {[get_collection_size [get_registers -nowarn (driver_core_ck_pins)]] > 0} {

Com

se {[string compare -nocase (driver_core_ck_pins) ""] != 0 && [get_collection_size [get_registers -nowarn (driver_core_ck_pins)]] > 0} {

Etapa 2) No arquivo _p0.sdc, altere o pll_driver_core_clock para o clock que conduz as entradas do clock MPFE (mp_cmd_clk_0_clk, mp_rfifo_clk_0_clk, mp_wfifo_clk_0_clk).

Este problema será corrigido em uma versão futura do software Quartus® II.

Produtos relacionados

Este artigo aplica-se a 10 produtos

FPGA SoC Cyclone® V SX

FPGA Cyclone® V GT

FPGA Cyclone® V GX

FPGA Arria® V GX

FPGA Arria® V SX SoC

FPGA Arria® V GT

FPGA SoC Cyclone® V ST

FPGA Arria® V ST SoC

FPGA Cyclone® V E

FPGA SoC Cyclone® V SE

Selecione o seu idioma

Usando a pesquisa Intel.com

Links rápidos

Pesquisas recentes

Pesquisa avançada

Pesquisar apenas em

Aviso crítico: _p0_pin_map.tcl: falha ao encontrar o clock PLL para pinos

Ambiente

Mais ajuda?

Isenção de responsabilidade