Para Arria® V e Cyclone® V Hard Memory Controller (HMC) projeta, você verá o seguinte aviso crítico se os clocks MPFE (mp_cmd_clk_0_clk, mp_rfifo_clk_0_clk, mp_wfifo_clk_0_clk) são gerados por um PLL independente e não pelo PLL do HMC:
Aviso crítico: _p0_pin_map.tcl: Falha ao encontrar o clock PLL para pinos
Aviso: _p0_pin_map.tcl: não foi possível encontrar todos os pinos CK do DRIVER CORE
Você precisa aplicar a seguinte solução alternativa:
Passo 1) Abra o arquivo _p0_pin_map.tcl e mude
se {[get_collection_size [get_registers -nowarn (driver_core_ck_pins)]] > 0} {
Com
se {[string compare -nocase (driver_core_ck_pins) ""] != 0 && [get_collection_size [get_registers -nowarn (driver_core_ck_pins)]] > 0} {
Etapa 2) No arquivo _p0.sdc, altere o pll_driver_core_clock para o clock que conduz as entradas do clock MPFE (mp_cmd_clk_0_clk, mp_rfifo_clk_0_clk, mp_wfifo_clk_0_clk).
Este problema será corrigido em uma versão futura do software Quartus® II.