ID do artigo: 000086989 Tipo de conteúdo: Solução de problemas Última revisão: 25/10/2011

Os arquivos de linguagem de descrição de limite e pós-configuração (.bsd) gerados pelo software Quartus II contêm erros para Stratix V

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Linguagem de descrição de limite de varredura pré e pós-configuração Os arquivos (.bsd) gerados pelo software Quartus II contêm os seguintes erros de sintaxe:1. Em incorretamente PIN MAPPING, GND aparece na seção.2 Stratix V Family-Specific Pins . Algumas informações da célula de varredura de limites (BSC) estão ausentes.

Resolução

Baixe um arquivo de pré-configuração Stratix V.bsd correto da página Altera de suporte BSDL no Altera site.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix® V

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.