ID do artigo: 000086994 Tipo de conteúdo: Solução de problemas Última revisão: 08/02/2012

Stratix V Hard IP para simulação PCI Express incorretamente retransmitindo TLPs

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

O Stratix V Hard IP para PCI Express está retransmitindo TLPs antes que o temporizador de replay tenha expirado, levando à duplicação de TLPs. Este problema só ocorre se as latências de transmissão ACK excederem a Diretrizes de especificações PCI Express que podem ocorrer durante o estresse Teste.

Resolução

Não há solução alternativa. Este problema é corrigido na versão 12.0 do hard IP Stratix V para o núcleo PCI Express IP.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix® V

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.